FPGA锁相环时钟抖动测量电路研究

王 婷, 王 威
北京微电子技术研究所

摘要


FPGA广泛集成于各类系统中，FPGA内部锁相环为系统各模块提供不同频率、不同相位的工作时钟，因此
对 FPGA锁相环性能开展测试非常必要，保证其能够提供高质量时钟供整个系统稳定工作。时钟抖动是衡量锁相环
性能的重要指标之一，对于时钟抖动，传统的利用仪表的测试方法测试成本较高，操作复杂，且会引入外部测量误
差，影响抖动测量的准确性。针对 FPGA锁相环，提出一种 FPGA锁相环时钟抖动测量电路设计方法，阐明测量电路
工作原理与电路结构，并对测量电路进行测试验证，达到降低测试成本、减少测试时间、提高测量精度的目的。

关键词


锁相环；内建自测试；抖动测量

全文:

PDF


参考


[1]安书董，李明，王宛人，吴波，索晓杰.基于

FPGA的低抖动时钟锁相环设计方法 [J].航空计算技术，

2017（6）.

[2]黄丹丹.锁相环片上抖动测量电路设计 [D]：[硕

士学位论文 ].南京：东南大学，2010.

[3]张长学.基于游标延时链的锁相环片上抖动测量

电路设计 [D]：[硕士学位论文 ].南京：东南大学，2012.

[4]蔡志匡.锁相环内建自测试研究 [D]：[博士学位

论文 ].南京：东南大学，2014.

[5]许浩博.高精度片上抖动测量电路设计 [D]：[硕

士学位论文 ].南京：东南大学，2016.

[6]Hsiao S W, Wang X, Chatterjee A. Low Cost

Built-in Sensor Testing of Phase-Locked Loop Dynamic

Parameters[J]. Journal of Electronic Testing, 2014, 30(5):

515-526.

[7]周珊，王金波，王晓丹.基于时序路径的 FPGA

时序分析技术研究.微电子学与计算机，2016，33（1）；

76-80.

[ 8 ] A n d r z e j A , W o j c i e c h o w s k i , K r z y s z t o f

Marcinek,Witold A. PleskaczRelative Jitter Measurement

Methodology and Comparison of Clocking Resources Jitter

in Artix 7 FPGA[J]. Electronics, 2013, 12: 4297




DOI: http://dx.doi.org/10.12361/2661-3654-06-10-139660

Refbacks

  • 当前没有refback。